串口是串行接口(serial port)的简称,也称为串行通信接口或COM接口。
串口通信是指采用串行通信协议(serial communication)在一条信号线上将数据一个比特一个比特地逐位进行传输的通信模式。
串口按电气标准及协议来划分,包括RS-232-C、RS-422、RS485等。
波特率表示每秒钟传送的码元符号的个数,是衡量数据传送速率的指标。
我们常常使用的是RS-232-C,RS-232-C标准规定的数据传输速率为50、75、100、150、300、600、1200、2400、4800、9600、19200、38400波特。
其实串口算是一个较简单的协议了,不需要有状态机,只需要有2个计数器就可以搞定,1个是波特率计数器,用来何时收发数据,1个是bit计数,顾名思义记串口的数据bit的,串口分为2个模块,1个是接收模块,1个是发送模块
这部分我自己写的,如果有问题,请及时通知我。
代码注解比较详细吧。
// 串口接收模块
module uart_rx(
input clk,
input rst_n,
input baud_sel,// 波特率的选择
input din,// 串口接收模块接收到主机来的1bit的数据
output [7:0] dout,// 串口接收模块串并转换的数据发送
output dout_vld
);
parameter SCLK = 50_000_000;// 50MHZ系统时钟
localparam BAUD_9600 = SCLK/9600,// 9600HZ波特率周期
BAUD_115200 = SCLK/115200;// 115200HZ波特率周期
// 波特率计数器
reg [12:0] cnt_baud;
wire add_cnt_baud;
wire end_cnt_baud;
reg [12:0] baud;
// bit计数器
reg [3:0] cnt_bit;
wire add_cnt_bit;
wire end_cnt_bit;
// 对输入的1bit数据打拍
// 因为开始位是0,,停止位是1
reg din_r0;
reg din_r1;
// 检测到下降沿开始输入接收
wire din_nedge;
// 检测到下降沿的标志
reg din_nedge_flag;
// 寄存串并转换的接收到的数据9位开始位+停止位+数据8位
reg [9:0] rx_data;
reg rx_data_vld;
// 波特率计数器
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
cnt_baud <= 0;
end
else if(add_cnt_baud)begin
if(end_cnt_baud)begin
cnt_baud <= 0;
end
else begin
cnt_baud <= cnt_baud + 1;
end
end
else begin
cnt_baud <= cnt_baud;
end
end
assign add_cnt_baud = din_nedge_flag;
assign end_cnt_baud = add_cnt_baud && cnt_baud == baud - 1;
// bit计数器
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
cnt_bit <= 0;
end
else if(add_cnt_bit)begin
if(end_cnt_bit)begin
cnt_bit <= 0;
end
else begin
cnt_bit <= cnt_bit + 1;
end
end
else begin
cnt_bit <= cnt_bit;
end
end
assign add_cnt_bit = end_cnt_baud;
assign end_cnt_bit = add_cnt_bit && cnt_bit == 10 - 1;
// 波特率的选择9600 115200
always @(*)begin
case(baud_sel)
0 : baud = BAUD_9600;
1 : baud = BAUD_115200;
default : baud = BAUD_9600;
endcase
end
// 同步打拍
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
din_r0 <= 0;
din_r1 <= 0;
end
else begin
din_r0 <= din;
din_r1 <= din_r0;
end
end
// 下降沿检测
assign din_nedge = ~din_r0 & din_r1;
// 下降沿检测标志
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
din_nedge_flag <= 0;
end
else if(din_nedge)begin
din_nedge_flag <= 1'b1;
end
else if(end_cnt_bit)begin
din_nedge_flag <= 1'b0;
end
end
// 在波特率中间取稳定的值
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
rx_data <= 0;
end
else if(add_cnt_baud && cnt_baud == (baud >> 1) - 1)begin
rx_data[cnt_bit] <= din;
end
end
assign dout = rx_data[8:1];
// 数据有效
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
rx_data_vld <= 0;
end
else if(end_cnt_bit)begin
rx_data_vld <= 1;
end
else begin
rx_data_vld <= 1'b0;
end
end
assign dout_vld = rx_data_vld;
endmodule
module uart_tx(
input clk,
input rst_n,
input baud_sel,// 波特率的选择
input [7:0] din,// 串并转换的数据
input din_vld,// 串并转换的数据有效
output dout,// 发送模块发送的1bit数据
output busy // 发送模块忙标志
);
parameter SCLK = 50_000_000;// 50MHZ系统时钟
localparam BAUD_9600 = SCLK/9600,// 9600HZ波特率周期
BAUD_115200 = SCLK/115200;// 115200HZ波特率周期
// 波特率计数器
reg [12:0] cnt_baud;
wire add_cnt_baud;
wire end_cnt_baud;
reg [12:0] baud;
// bit计数器
reg [3:0] cnt_bit;
wire add_cnt_bit;
wire end_cnt_bit;
// 寄存发送模块接收的数据有效
reg rx_data_vld_flag;
// 寄存要发送的数据
reg [9:0] tx_data;
// 波特率计数器
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
cnt_baud <= 0;
end
else if(add_cnt_baud)begin
if(end_cnt_baud)begin
cnt_baud <= 0;
end
else begin
cnt_baud <= cnt_baud + 1;
end
end
else begin
cnt_baud <= cnt_baud;
end
end
assign add_cnt_baud = rx_data_vld_flag;
assign end_cnt_baud = add_cnt_baud && cnt_baud == baud - 1;
// bit计数器
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
cnt_bit <= 0;
end
else if(add_cnt_bit)begin
if(end_cnt_bit)begin
cnt_bit <= 0;
end
else begin
cnt_bit <= cnt_bit + 1;
end
end
else begin
cnt_bit <= cnt_bit;
end
end
assign add_cnt_bit = end_cnt_baud;
assign end_cnt_bit = add_cnt_bit && cnt_bit == 10 - 1;
// 波特率的选择9600 115200
always @(*)begin
case(baud_sel)
0 : baud = BAUD_9600;
1 : baud = BAUD_115200;
default : baud = BAUD_9600;
endcase
end
// 数据有效的标志
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
rx_data_vld_flag <= 0;
end
else if(din_vld)begin
rx_data_vld_flag <= 1'b1;
end
else if(end_cnt_bit)begin
rx_data_vld_flag <= 1'b0;
end
end
// 数据有效添加开始位和停止位
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
tx_data <= 0;
end
else if(din_vld)begin
tx_data <= {1'b1,din,1'b0};
end
end
// 数据有效标志1bit数据发送,之后都发高位,不能发低位
assign dout = rx_data_vld_flag?tx_data[cnt_bit]:1'b1;
// 这个busy有待商榷
assign busy = rx_data_vld_flag;
endmodule
任务要求
FPGA 与上位机通过串口通信,完成数据环回;
波特率可调,即可以选择 115200、57600、38400 等;
使用 FIFO 作为数据缓存单元
系统框图
难的不是串口接收发送模块,难的是串口控制的fifo,对于fifo的使用我还不太熟悉,fifo的读写请求和数据要一致,还有fifo的前显模式和正常模式。
串口控制模块
// 串口控制模块
module uart_ctrl(
input clk,
input rst_n,
input [7:0] din,// 接收模块8位数据
input din_vld,// 接收模块8位数据的
input busy,
output [7:0] dout,
output dout_vld
);
wire rdreq;
wire wrreq;
wire empty;
wire full ;
wire [7:0] q_out;
wire [4:0] usedw;
// 用fifo缓存数据,来控制读写
fifo fifo_inst (
.aclr ( ~rst_n ),
.clock ( clk ),
.data ( din ),
.rdreq ( rdreq ),
.wrreq ( wrreq ),
.empty ( empty ),
.full ( full ),
.q ( q_out ),
.usedw ( usedw )
);
// 写使能,写进fifo
assign wrreq = ~full && din_vld;
// 读使能,从fifo读出来
assign rdreq = ~empty && ~busy && (usedw == 2);
assign dout = q_out;
assign dout_vld = rdreq;
endmodule
顶层
module top(
input clk,
input rst_n,
input uart_rx,
output uart_tx
);
wire [7:0] rx_data;
wire rx_data_vld;
wire busy;
wire [7:0] tx_data;
wire tx_data_vld;
// 串口接收模块
uart_rx u_uart_rx(
/* input */.clk (clk ),
/* input */.rst_n (rst_n ),
/* input */.baud_sel (0),// 波特率的选择
/* input */.din (uart_rx ),// 串口接收模块接收到主机来的1bit的数据
/* output [7:0] */.dout (rx_data ),// 串口接收模块串并转换的数据发送
/* output */.dout_vld (rx_data_vld)
);
// 串口控制模块
uart_ctrl u_uart_ctrl(
/* input */.clk (clk ),
/* input */.rst_n (rst_n ),
/* input [7:0] */.din (rx_data ),// 接收模块8位数据
/* input */.din_vld (rx_data_vld ),// 接收模块8位数据的
/* input */.busy (busy ),
/* output [7:0] */.dout (tx_data ),
/* output */.dout_vld (tx_data_vld)
);
// 串口发送模块
uart_tx u_uart_tx(
/* input */.clk (clk ),
/* input */.rst_n (rst_n ),
/* input */.baud_sel (0),// 波特率的选择
/* input [7:0] */.din (tx_data ),// 串并转换的数据
/* input */.din_vld (tx_data_vld ),// 串并转换的数据有效
/* output */.dout (uart_tx ),// 发送模块发送的1bit数据
/* output */.busy (busy ) // 发送模块忙标志
);
endmodule
串口接收发送模块同上
fifo就是队列,先进先出,我这里设了数据量深度为2个数据出现数据
顶层仿真
串口发送模块仿真
串口发送模块仿真
串口控制模块仿真
串口通信算是最最最基础的通信协议了,虽然我也当时写不出来,但是后来仔细研究,串口不难,难的是fifo。
以后再写一篇关于fifo的使用。
文章浏览阅读1.5w次,点赞10次,收藏129次。文章目录目录模型评估评价指标1.分类评价指标acc、recall、F1、混淆矩阵、分类综合报告1.准确率方式一:accuracy_score方式二:metrics2.召回率3.F1分数4.混淆矩阵5.分类报告6.kappa scoreROC1.ROC计算2.ROC曲线3.具体实例2.回归评价指标3.聚类评价指标1.Adjusted Rand index 调整兰德系数2.Mutual Informa..._model.score
文章浏览阅读344次。因工作需要,在Apache上使用,重新学习配置mod_jk1. 分别安装Apache和Tomcat:2. 编辑httpd-vhosts.conf: LoadModule jk_module modules/mod_jk.so #加载mod_jk模块 JkWorkersFile conf/workers.properties #添加worker信息 JkLogFil_apache mod_jk 虚拟
文章浏览阅读335次。待老夫kotlin大成,扩展:MotionLayout 与 CoordinatorLayout,DrawerLayout,ViewPager 的 交互众所周知,MotionLayout 的 动画是有完成度的 即Progress ,他在0-1之间变化,一.CoordinatorLayout 与AppBarLayout 交互时,其实就是监听 offsetliner 这个 偏移量的变化 同样..._android onoffsetchanged
文章浏览阅读8.3k次,点赞3次,收藏19次。【转】多核处理器的工作原理及优缺点《处理器关于多核概念与区别 多核处理器工作原理及优缺点》原文传送门 摘要:目前关于处理器的单核、双核和多核已经得到了普遍的运用,今天我们主要说说关于多核处理器的一些相关概念,它的工作与那里以及优缺点而展开的分析。1、多核处理器 多核处理器是指在一枚处理器中集成两个或多个完整的计算引擎(内核),此时处理器能支持系统总线上的多个处理器,由总..._多核处理器怎么工作
文章浏览阅读306次。1. eclipse配置lombok 拷贝lombok.jar到eclipse.ini同级文件夹下,编辑eclipse.ini文件,添加: -javaagent:lombok.jar2. myeclipse配置lombok myeclipse像eclipse配置后,定义对象后,直接访问方法,可能会出现飘红的报错。 如果出现报错,可按照以下方式解决。 ..._eclispe每次运行个新项目都需要重新配置lombok吗
文章浏览阅读1.2w次,点赞31次,收藏126次。#注意:笔者在2021/11/11当天调试过这个代码是可用的,由于pdfminer版本的更新,网络上大多数的语法没有更新,我也是找了好久的文章才修正了我的代码,仅供学习参考。1、把pdf文件移动到本代码文件的同一个目录下,笔者是在pycharm里面运行的项目,下图中的x1文件夹存储了我需要转换成文本文件的所有pdf文件。然后要在此目录下创建一个存放转换后的txt文件的文件夹,如图中的txt文件夹。2、编写代码 (1)导入所需库# coding:utf-8import ..._python批量读取文字并批量保存
文章浏览阅读1.4k次。http://blog.csdn.net/pipisorry/article/details/52902234Scala 访问修饰符Scala 访问修饰符基本和Java的一样,分别有:private,protected,public。如果没有指定访问修饰符符,默认情况下,Scala对象的访问级别都是 public。Scala 中的 private 限定符,比 Java 更严格,在嵌套类情况下,外层_scala ===运算符
文章浏览阅读2.6k次,点赞7次,收藏19次。ER图导出为PDF或图片格式_数据库怎么导出er图
文章浏览阅读655次。CREATE OR REPLACE TRIGGER Trg_ReimFactBEFORE UPDATEON BP_OrderFOR EACH ROWDECLAREPRAGMA AUTONOMOUS_TRANSACTION;--自制事务fc varchar2(255);BEGINIF ( :NEW.orderstate = 2AND :NEW.TransState = 1 ) THENBEG..._oracle触发器更新同一张表
文章浏览阅读513次。目录概念debouncethrottle实现debouncethrottle应用场景debouncethrottle场景举例debouncethrottle概念debounce字面理解是“防抖”,何谓“防抖”,就是连续操作结束后再执行,以网页滚动为例,debounce要等到用户停止滚动后才执行,将连续多次执行合并为一次执行。throttle字面理解是“节流”,何谓“节流”,就是确保一段时..._throttle和debounce应用在哪些场景
文章浏览阅读526次。regex() $regex 正则表达式用于模式匹配,基本上是用于文档中的发现字符串 (下面有例子)注意:若未加 @Field("名称") ,则识别mongdb集合中的key名为实体类属性名。也可以对数组进行索引,如果被索引的列是数组时,MongoDB会索引这个数组中的每一个元素。也可以对整个Document进行索引,排序是预定义的按插入BSON数据的先后升序排列。save: 若新增数据的主键已经存在,则会对当前已经存在的数据进行修改操作。_java 操作mongodb
文章浏览阅读1k次。今天push代码到github仓库时出现这个报错TACKCHEN-MB0:tc-image tackchen$ git pushremote: Support for password authentication was removed on August 13, 2021. Please use a personal access token instead.remote: Please see https://github.blog/2020-12-15-token-authentication_git push remote: support for password authentication was removed on august 1