”FPGA设计“ 的搜索结果

     之所以称为全局时钟缓冲器,是因为它们输出的时钟可经全局时钟树(Global Clock Tree)到达FPGA内部逻辑以及输入/输出逻辑(指ILOGIC和OLOGIC,位于输入/输出区域)的时钟端口,而其输入时钟 可 来 自 与 之 同 侧 ...

     1、介电常数 (1)相对介电常数是两块金属板之间以绝缘材料为介质的电容量与同样两块之间以真空为介质的电容量比值。 (2)介电常数影响传输线的...(1)FPGA核心电压应该在I/O之前上电 (2)FPGA电源 本文为读书笔记 ...

     当前的FPGA设计规模越来越大,好在FPGA芯片的规模也越来越大,但设计的复杂度也越来越高,主要体现在较多的输入/输出管脚、较高的总线位宽、较大的扇出及较高的逻辑级数方面。带来的直接后果是编译时间过长、资源...

     时钟设计方案在复杂的FPGA设计中,设计时钟方案是一项具有挑战性的任务。设计者需要很好地掌握目标器件所能提供的时钟资源及它们的限制,需要了解不同设计技术之间的权衡,并且需要很好地掌握一系列...

     华为FPGA设计规范:规范整个设计流程,实现开发的合理性、一致性、高效性。形成风格良好和完整的文档。实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。便于新员工快速掌握本部门FPGA的设计流程。

     基于FPGA的石油管道缺陷的漏磁检测装置的研究与设计。基于FPGA的多通道热电偶温度测量系统的设计与实现。基于FPGA的高精度时间-数字转换器的设计与实现。基于FPGA的多通道模数混合采编与传输设备的设计。基于国产...

10  
9  
8  
7  
6  
5  
4  
3  
2  
1